快科技12月8日音问，博通发布了全新打造的3.5D XDSiP封装平台开yun体育网，特意面向超高性能的AI、HPC处置器，最高救援6000正常毫米的芯单方面积。

这特别于神圣八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744正常毫米。

博通3.5D XDSiP使用了台积电的CoWoS-L封装本领，会通2.5D集成、3D封装，是以叫3.5D。

它不错将3D堆栈芯片、收集与I/O芯粒、HBM内存整合在一皆，组成系统级封装(SiP)，最大中介层面积4719正常毫米，神圣特别于光罩面积的5.5倍，还不错封装最多12颗HBM3能够HBM4高带宽内存芯片。

为了杀青最高性能，博通忽视区分假想不同的策画芯粒，然后领受F2F濒临面的纪律，借助夹杂铜键合(HCB)，将不同的芯粒堆叠在一皆。

其中的要道在于使用无了得HCB将表层Die与底层Die堆叠在一皆，不再需要TSV硅通孔。

这样作念的刚正相配多：信号贯穿数目增多神圣7倍，信号走线更短，互连功耗镌汰最多90％，最大化镌汰蔓延，堆叠愈加天真。

博通策画欺骗3.5D XDSiP封装为Google、Meta、OpenAI等假想定制化的AI/HPC处置器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE致使是全套芯粒决策、硅光子本领。

这样一来，客户不错专心假想其处置器的最中枢部分，即处置单位架构，无需计议外围IP和封装。

博通瞻望首款居品将在2026年推出。

【本文适度】如需转载请务必注明出处：快科技

包袱剪辑：上方文Q